輸入通道數(shù)：8ch。
輸入電壓：DC?10?10V。
轉(zhuǎn)換速度：1ms/ch。
分辨率：1/16000。
通過(guò)移位功能輕松在系統(tǒng)啟動(dòng)時(shí)進(jìn)行微調(diào)［移位功能］。
將設(shè)定的轉(zhuǎn)換值移位量加到(移位至)數(shù)字量輸出值中的功能。
如果更改轉(zhuǎn)換值移位量，將實(shí)時(shí)反映到縮放值(數(shù)字量運(yùn)算值)，
可輕松完成系統(tǒng)啟動(dòng)時(shí)的微調(diào)L02CPU-P
根據(jù)用途擴(kuò)展檢測(cè)方式
［輸入信號(hào)異常檢測(cè)擴(kuò)展功能］
可對(duì)檢測(cè)超出設(shè)定范圍的模擬量輸入值的“輸入信號(hào)異常檢測(cè)功能”的檢測(cè)方式進(jìn)行擴(kuò)展。
用于僅需對(duì)輸入信號(hào)異常進(jìn)行下限檢測(cè)或上限檢測(cè)時(shí)、或者需進(jìn)行斷線檢測(cè)時(shí)。
［輸入量程擴(kuò)展功能］
可擴(kuò)展輸入量程的范圍。
與輸入信號(hào)異常檢測(cè)功能組合后，可輕松檢測(cè)斷線。輸入點(diǎn)數(shù)：32點(diǎn)。
額定輸入電壓：DC24V。
公共端方式：32點(diǎn)/公共端。
輸入輸出占用點(diǎn)數(shù)：32點(diǎn)（I/O分配：輸入32點(diǎn)）。
外部配線連接方式：40針連接器。
輸入輸出模塊也稱(chēng)為控制模塊，在有控制要求時(shí)可以輸出信號(hào)，
或者提供一個(gè)開(kāi)關(guān)量信號(hào)，使被控設(shè)備動(dòng)作，
同時(shí)可以接收設(shè)備的反饋信號(hào)，以向主機(jī)報(bào)告，
是火災(zāi)報(bào)警聯(lián)動(dòng)系統(tǒng)中重要的組成部分，
市場(chǎng)上的輸入輸出模塊都可以提供一對(duì)無(wú)源常開(kāi)/常閉觸點(diǎn)，
用以控制被控設(shè)備，部分廠家的模塊可以通過(guò)參數(shù)設(shè)定，
設(shè)置成有源輸出，相對(duì)應(yīng)的還有雙輸入輸出模塊、多輸入輸出模塊等等。通用輸出功能：漏型。
程序容量：60K步。
基本運(yùn)算處理速度：9.5ns。
通信接口：USB/Ethernet。
控制方式：存儲(chǔ)程序反復(fù)運(yùn)算。
輸入輸出點(diǎn)數(shù)：4096點(diǎn)。
附帶端蓋。
CPU內(nèi)置功能可通過(guò)編程工具輕松設(shè)定。
各內(nèi)置I/O功能的設(shè)定可通過(guò)編程工具的參數(shù)設(shè)定輕松進(jìn)行。
可用5μs的單位進(jìn)行高精度的工件測(cè)量在脈沖測(cè)量模式下，
可用最小5μs的單位對(duì)輸入信號(hào)的ON/OFF時(shí)間(最短200μs)進(jìn)行高精度測(cè)量。
例如，測(cè)量傳感器輸入的ON時(shí)間后，
可準(zhǔn)確計(jì)算出通過(guò)傳感器的工件的“移動(dòng)速度”和“長(zhǎng)度”。
最高200kHz的高精度PWM控制。
在PWM輸出模式下，通過(guò)設(shè)定ON時(shí)間和周期時(shí)間，
還可更改占空比，并輸出最小周期為5μs的高速脈沖。
除了照明的調(diào)光控制、簡(jiǎn)易電機(jī)控制和加熱器控制，
還可用于要求高分辨率的檢測(cè)設(shè)備的振蕩器等廣泛領(lǐng)域。輸入輸出（DC/差動(dòng)）。
輸入點(diǎn)數(shù)：12點(diǎn)（DC5V/DC24V/差動(dòng)通用）。
脈沖輸入速度：最高8M pulse/s（2MHz）。
輸出點(diǎn)數(shù)：8點(diǎn)（DC5V～DC24V）6點(diǎn)（差動(dòng)）。
脈沖輸出速度：最高8M pulse/s（2MHz）。
高速且穩(wěn)定的輸入輸出響應(yīng)
可實(shí)現(xiàn)不受CPU模塊的運(yùn)算處理和總線性能影響的高速響應(yīng)，
通過(guò)硬件處理實(shí)現(xiàn)穩(wěn)定的輸入輸出響應(yīng)。
LD40PD01內(nèi)配備了外部輸入輸出接口及FPGA，
因此可實(shí)現(xiàn)不受CPU模塊掃描時(shí)間和總線性能影影響的高速控制（實(shí)現(xiàn)μs指令的輸入輸出響應(yīng)時(shí)間）。
可實(shí)現(xiàn)穩(wěn)定輸入輸出響應(yīng)（處理時(shí)間的偏差為ns級(jí)））。
通過(guò)直觀的專(zhuān)用工具進(jìn)行FPGA設(shè)定。
在FPGA設(shè)計(jì)過(guò)程中可省去以往必須的設(shè)計(jì)處理（ HDL記述、邏輯合成和時(shí)間驗(yàn)證），
減少作業(yè)工時(shí)。收到產(chǎn)品后可立即使用專(zhuān)用工具進(jìn)行動(dòng)作驗(yàn)證，可大幅縮短設(shè)計(jì)工時(shí)。